PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-236767

(43)Date of publication of application: 13.09.1996

(51)Int.CI.

H01L 29/78 H01L 21/336 G03F 1/08 G03F 7/20 H01L 21/027

(21)Application number: 07-324749

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

13.12.1995

(72)Inventor: UEHARA TAKASHI

YABU TOSHIKI

SEGAWA MIZUKI

NAKABAYASHI TAKASHI

FUJII MINORU

(30)Priority

Priority number: 06314485

06325178

Priority date: 19.12.1994

27.12.1994

Priority country : JP


JP

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To provide a semiconductor device which has little dispersion in processing dimension dependent upon the difference of gate patterns and is high in the degree of integration and operation speed, and further provide its manufacturing method.

CONSTITUTION: This semiconductor device is equipped with an element isolating region 17 projecting from a semiconductor substrate 10 in an active region, a gate electrode 50a made within the active region, and a pair of dummy electrodes 50b made on the region straddling the active region and the element isolating region 17 and extended in roughly parallel with the gate electrode 50a. The gate electrode 50a and the dummy electrode 50b are constituted of lower films 16a and 16b and upper films 18a and 18b, respectively. The lower film 18b of the dummy electrode 50b is made on a level with the element isolating region 17, and besides in contact with the side flank of the element isolating region 17. Since all gate electrodes 50a can be made within a line and



space pattern by the dummy electrode 50b, the dimension after finish of processing of the gate electrodes 50a can be made equal, and the micronization of gate length becomes possible.

LEGAL STATUS

[Date of request for examination]

10.02.1999

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3474692

[Date of registration]

19.09.2003

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特并广(JPP)

(2) 公開特許公報(A)

(11) 特許坦斯公司会与 特別 平8 — 236767

(43)公開日 平成8年(1990)9月18日


(51) Int.CL*	请别配 身	P 4.	技術表示 個所
HO1L 29/78	• • • • • • • • • • • • • • • • • • • •	HOIL 29/78	801P
21/336		G08P 1/09	В
GOSF 1/08		7/20	521
7/20	5.2.1	HO.1.L. 21/30	5022
HO1L 21/027	• •	29/78	8 0° 1°Y"
e de la companya del companya de la companya del companya de la co		多型量水 未替求	新水理の数21 (OL (全 27 页)
(21) 出版部号 特惠平7 - 324749		(71) 出版人 0000058	21
•	•	投下電車	直接探求会社
(22) 田間日	平成7年(1996)12月18日		真市大字門真1008書地
		(72)発到者 上原 图	BÍ .
(31) 優先権主要命号	特顯平8~914485 大阪府門真市大学門真1006番號 松下電影		
(32) 任先日	平 6 (1994) 12月19日		
(33) 任先相主要国	日本(JP)		
(31)優先権主要番号	特惠平8-925178 大阪府門真市大学門真1008香地、松下電影		
(32)優先日	平 6 (1994)12月27日		
(38) 優先聯主要国	日本 (J.P)	(72)発明者 網川 報酬	
		大阪府門	門真市大字門真1006書地、松下電器 (会社内
	•	(74)代理人 弁理士	前田 弘 (外2名)
			最終 直に終く

(54) [発明の名称] 半導体装置及びその製造方法

(57)【要約】

(課題) ゲートパターンの相違に依存する加工寸法の パランキがほどんどなく集積度及び動作速度の高い半導 体装置及びその製造方法を提供する。

【解決手段】 活性領域の半端体基版10から突出した素子分離17と、活性領域内に形成されたゲート電極50eと、活性領域と素子分離17とに跨る領域の上に形成されゲート電極50eにほぼ平行に延びる1対のダミー電極50bとを備えている。ゲート電極50e、ダミー電極50bによって、まべてのゲート電極50eをラインアンドスペースパターン内に形成できるので、ゲート電極50eの加工仕上がり寸法を均一にすることができ、ゲート長の微細化が可能となる。



【特許請求の範囲】

【諸求項 1】 半導体基板の一部に形成された活性領域

上記活性領域内の上記半導体基板上に形成された少なく とも1つのゲード電極と、

上記ゲート電極の両側方に位置する上記半導体基板内に 不純物を導入して形成されたソース・ドレイン領域と、

上記活性領域の基板面から突出して形成され上記活性領域を取り囲む素子分離と、

上記素子分離と上記活性領域とに跨って上記ゲート電極とほぼ平行に延びるように形成された1対のダミー電極とを備えていることを特徴とする半導体装置。

【諸求項2】 諸求項41記載の半導体装置において、

、上記ケード電極、上記ダミー電極及び上記素子分離のも 側面上に形成され絶縁性材料で構成される電極サイドウ オール及びダミーサイドウォールと、

上記電極サイドウォール及びダミーサイドウォールに接 して形成され上記ソース・ドレイン領域と電気的に接続 される導電性材料からなる引出し電極とをさらに備えて いることを特徴とする半導体装置。

[請求項 3] 請求項・記載の半導体装置において、上記素子分離は、上記活性領域の基板面から突出して形成されており、

上記ケート電極及びダミー電極は、上記素子分離の上端 面とほぼ同し高さまで形成された下層膜とその上の上層 膜とにより構成されており、

上記ダミー電極の下層膜は、上記活性領域上で上記素子 分離の側端面に接しており、

上記ダミー電極の上層関は、上記ダミー電極の下層関と 上記素子分離とに跨って形成されていることを特徴とす る半導体装置。

【請求項4】 半導体基板の一部に形成された活性領域と、

上記活性領域内の正記半導体基板上に形成され上層膜及び下層膜からなる少なくとも1つのゲート電極と、

上記ゲード電極の両側方に位置する上記半導体基板内に 不純物を導入して形成されたソース・ドレイン領域と、

上記ゲート電極の下層膜の上端面とほぼ同じ高さまで上

記活性領域の基板面から突出して形成され上記活性領域 を取り囲む本子分離と

上記ケート電極及び上記素子分離の各側面上に形成され 絶縁膜からなる電極サイドウォール及び素子分離サイド ウォールと、

上記電極サイドウォール及び素子分離サイドウォールに接して形成され、上記ソース・ドレイン領域と電気的に接続される姿電膜からなる引出し電極とを備えていることを特徴とする半導体装置。

【請求項5】 請求項4記載の半導体装置において、 上記素子分離と同じ高さで上記素子分離の側端面に接し

工記系ナカ雄と同じ高さて工記系ナカ雄の間端間に及じて延びる下層限と、上記下層限上及び上記素子分離上に

・形成された上層限とからなる1対のダミー電極をさらに 備えたことを特徴とする半導体装置。

【請求項6】 請求項1,2,3,4又は5記載の半導体装置において。

上記括性領域上には、1つのゲート電極が配設されておい

上記ゲート電極と上記名ダミー電極とは、 ほぼ同 UE離り を隔てて並んでいることを特徴とする半導体装置。

(諸求項7) 諸求項1,2,3,4又は5記載の半導体装置において

上記話性領域上には、複数のゲート電極が配設されてお。 り

上記複数のケート電極及び1対のダミー電極は、原次ほぼ一定の距離を隔でで並んでいることを特徴とする半導。 体装置。

【請求項8】 請求項1,2,3,4又は5記載の半等 体装置において、

上記相隣接する各電極間の距離は、上記ケート電優及び 各ダミー電極を形成するためのフォトリングラフィー工 程で使用される露光光の波長の2. 5倍以下であること を特徴とする半導体装置。

【請求項9】 請求項1,2,3,4又は5記載の半等。 体装置において、

上記ゲート電極の長さは、上記ゲート電極及び各ダミー電極を形成するためのフォトリングラフィー工程で使用される露光光の波長の1.5倍以下であることを特徴とする半導体装置。

【請求項10】 半導体基板上に、活性領域を取り囲む 素子分離を形成する工程と、

上記話性領域上に少なくとも1つのゲード電極を形成すると同時に、上記話性領域と未不分離とに跨って上記ケート電極とほぼ平行に延びる1対のダミー電極を形成する工程と、

上記ゲート電極の両側方に位置する半導体基板内に不純物を導入してソース・ドレイン領域を形成する工程とを 少なくとも備えていることを特徴とする半導体装置の製造方法。

【請求項11】 請求項10記載の半導体装置の製造方法において、

上記ゲート電極及びダミー電極の各側面上に絶縁性材料 からなる電極サイドウォール及びダミーサイドウォール を形成する工程と、

上記ソース・ドレイン領域に自己整合的にコンタクトする引出し電極を形成する工程とをさらに備えていることを特徴とする半導体装置の製造方法。

【諸求項12】 諸求項10記載の半導体装置の製造方法において、

上記ゲート電極及びダミー電極を形成する工程は、上記活性領域上に1つのゲート電極を形成し、かつ上記ゲート電極と上記各ダミー電極との間の距離がほぼ同じにな

るように行うことを特徴とする半導体装置の製造方法。 【請求項13】 請求項10記載の半導体装置の製造方法において、

上記ゲート電極及びダミー電極を形成する工程は、上記活性領域上に複数のゲート電極を形成し、かつ上記ゲート電極及び上記ダミー電極が順次はほ一定の距離を瞬てて並ぶように行うことを特徴とする半導体装置の製造方法。

【諸求項14】 半導体基板上にケード絶縁膜及び第1 のゲート用等電膜を順次堆積する工程と、

素子分離形成領域における上記第1のケート用導電膜。 上記ゲート絶縁膜及び上記半導体基板を選択的にエッチ ングして、済を形成する工程と、

上記簿が形成された状態の華板上に分離用絶縁膜を堆積した後、上記分離用絶縁膜を上記第1のゲート用導電膜の表面が露出しかつ華板の表面が平坦化されるまで除去し、上記簿内に上記分離用絶縁膜の一部を残してこれを表子分離とする工程と、

上記平担化された基板上に少なくとも第2のゲート用導電限及び上電限を堆積し、上記第1、第2のゲート用導電限及び上記ゲート組織限を選択的にエッチングして、上記活性領域上に残された上記第1、第2のゲート用導電限からなるゲート電極をそれぞれ形成する工程と、

上記ゲート電極の両側方に位置する半導体基板内に不純物を導入してソース・ドレイン領域を形成する工程と、上記ゲート電極及び上記素子分離の各側面上に絶縁性材料からなる電極サイドウォールが素子分離サイドウォールを形成する工程と、

上記ソース・ドレイン領域に自己整合的にコンタクトす - る引出し電極を形成する工程とを備えていることを特徴 とする半等体装置の製造方法。

[請求項 15] 半導体基板上に酸化膜及びエッチング ストッパ膜を順次堆積する工程と、

素子分離形成領域における上記エッチングストッパ膜, 上記酸化膜及び上記半導体基板を選択的にエッチングし て、溝を形成する工程と、

上記素子分離が形成された状態の基板上に分離用絶縁限 を堆積した後、上記分離用絶縁限を上記エッチングスト ッパ限の表面が露出しかつ基板の表面が平坦化されるま で除去し、上記海内に残された上記分離用絶縁限からな る素子分離を形成する工程と、

上記酸化膜及びエッチングストッパ膜を除去した後、基 板上にケート発縁膜及び第1のゲート用導電膜を順次堆 様する工程と、

上記第1のケート用導電限及び上記ケート絶縁限を少なくとも上記素子分離の表面が露出しかつ基板の表面が平 坦化されるまで除去する工程と、

上記平坦化された基板上に少なくとも第2のゲート用導 電限を堆積し、上記第1,第2のゲート用導電限及び上 記 ゲート絶縁限を選択的にエッチングして、上記活性領 域上に残された上記第1、第2のゲート用導電駅からなるゲート電極をでれぞれ形成する工程と、

上記ゲート電極の両側方に位置する半導体基板内に不純物を導入してソース・ドレイン領域を形成する工程と、 上記ゲート電極及び上記素子分離の各側面上に絶縁性材料からなる電極サイドウォール及び素子分離サイドウォールを形成する工程と、

上記ソース・ドレイン領域に自己整合的にコンタクトする引出し重極を形成する工程とを備えていることを特徴とある半等体装置の製造方法。

【諸求項1.6】 諸求項1.5記載の半導体装置の製造方法において

上記エッチングストッパ膜は、シリコン室化膜、ポリシリコン膜、アモルファスシリコン膜、金属膜、金属化合物膜、PSG膜及びBPSG膜のうち少なくともいずれかって構成されていることを特徴とする半導体装置の製造方法。

(請求項1.7) 請求項1.4又は15記載の半導体装置の転告方法において。

上記第2のゲート用導電限は、金属限、金属化合物限、ポリシリコン限、アモルファスシリコン限のうち少なくともいずれがよって構成されていることを特徴とする半 学体装置の製造方法。

【請求項18】 請求項11,14又は15記載の半導体装置の製造方法において、

上記引出し電極を形成する工程は、

上記ソース・ドレイン領域に自己整合的にコンタクトする第1の基電限からなる下層膜を形成する工程と、上記下層膜の上に上記第1の基電膜よりもエッチング選択比の高い第2の基電膜からなる上層膜を形成する工程とからなることを特徴とする半導体装置の製造方法。

【請求項1.9】 請求項1.8記載の半導体装置の製造方法において、

上記引出し電極の下層膜を形成する工程では、基板上に 上記第1の導電膜を堆積した後、エッチバックを行っ で、上記ツース・ドレイン領域の直上のみに上記第1の 導電膜を残すごとを特徴とする半導体装置の製造方法。

[請求項20] 請求項1.8記載の半導体装置の製造方法において、

上記引出し電極の下層膜を形成する工程では、基板上に第1の築電膜を堆積した後、該第1の築電膜の上にマスク用部材を堆積しこのマスク用部材を全面エッチバックして上記ソース・ドレイン領域の上方のみにマスク用部材を残し、この残存するマスク用部材を用いて、上記第1の築電膜をエッチングすることを特徴とする半導体装置の製造方法。

[請求項21] 請求項11, 14又は15記載の半導体装置の製造方法において、

上記引出し電極を形成する工程は、

参板上に引出し電極用導電膜を堆積する工程と、

上記引出し電極用導電膜の上にアモルファス膜を堆接する工程と、

引出し電極を形成しようとする領域を扱う共通のマスクを用いて、上記アモルファス既及び引出し電極用導電跌を順次エッチングする工程とからなることを特徴とする 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、MOSドランジスタを搭載した半導体装置及びその製造方法に関し、特に素子特性の安定化とともに超高集積化・高速化を図るための対策に関するものである。

[0002]

【従来の技術】近年、半導体装置に対する高集秩化・動作の高速化の要求に伴い、半導体装置に掲載されるトランジスタや配線、接続礼は益々微細化されている。例えばMOSトランジスタのケート長は、重産レベルでロ、4 pmに達している。

[0003] 製造装置の観点から見ると、このような微細化を進めるには、ゲート電極をパターニングするためのフォトリソグラフィー工程における露光光の短波長化や露光方法の改善を図る必要がある。露光光源としては短い波長の光を発生する光源が原理的に有利であり、現在実用に供されている最も波長の短い光としては、水銀ランプから放出される。線(波長365nm)がある。また、KrFレーザー光(波長248nm)もほぼ実用化の段階に突入しつつある。

【ロロロ4】露光方法の改善としては、光学系を工夫し で解像度を向上させることにより、露光光の波長よりも 微細なパターンを形成するための新しい技術の提案。開 発がなされている。例えば、光学顕微鏡の原理を応用し た変形照明法があり、これは露光光を斜めから入射させ ることにより解像度を向上させる等、2光東干渉を使用 する光学顕微鏡の原理を応用したものである。 また、位 相シフト法は、マスク上に位相シフターを設け、この位 相シフターを通過させて位相を反転した光と位相シフタ - を通過しない光との間で干渉を生せしめることによ り、マスク開口部の分離解像度を向上させる方法であ る。これらの方法を用いることで、焦点深度が深くなり フォトレジスト膜の厚みのバラツキ等が多少あっても、 フォトレジスト限上に安定した鮮明な像を形成すること ができるので、これらの方法を用いることにより、例え ば「線を用いながらロ、3ヶm程度の微細パターンの形 成が原理的には可能となっている。

(10005) -方、MOSトランジスタの構造上も、微細化に適した構造が実用化されている。以下、図面を参照しながら、高集核化及び動作の高速化を実現するための従来の半導体装置及びその製造方法の一例について説明する。

【0005】図14は、従来の単体のMOSトランジス

タの構造を示す断面図である。以下、図14に示す構造 及びその構造を実現するためのにその製造方法について 一般試する。

【ロロロ7】まず、半導体基板1 D上にLOCOS法に より厚さ400nm程度のシリコン酸化膜からなる素子 分離17を形成する。次に、厚さ10mmのシリコン酸 化膜と厚さ3 O O.n mのポリシリコン膜とを堆積し、フ オトリングラフィー工程及びエッチング工程によりポリ シリコン膜及びシリコン酸化膜を選択的に除去して、ゲ - 卜絶縁膜15及びゲート電極50を形成する。この状 誰でゲート電極50をマスクとして低濃度不純物イオン の注入を行い、LDD領域2 1-a を形成する。その後、 厚さ1.50 n.m程度のCV D法によるシリコン酸化膜を 《全面に堆積し、ごのシリコジ酸化膜をエッチパックして サイドウォール20を形成する。そして、ゲート電極5 O及びサイドウォール2 Oをマスクとして半導体基板1 O内に高速度の不純物イオンを注入し、ソース・ドレイ ン領域2 1 bを形成する。次に、層間絶縁膜3 2を堆積 し、フォトリソグラフィー工程及びエッチング工程を行 って接続孔を開口した後、この接続孔内における金属埋 め込み層33の形成とこの金属膜に接続されるアルミニ ウム配線34の形成とを行う。

[0008] 図 1.5 は、上記の製造方法で形成されたM のSトランジスタを複数個搭載した従来の半導体装置の レイアウトの一例を示す・平面図である。

【00.09】同図に示す例では、3つのトランジスタTR1~TR3が共通の第1の活性領域 Real 内に形成され、1つのトランジスタTR4が第2の活性領域 Rea2 内に孤立して形成されている。そして、従来の製造方法で形成された半導体装置では、MOSトランジスタのソース・トレイン領域と1.bと上層金属配線3.4とが接続・孔に埋め込まれた埋め込み層33を介して接続される構造となっている。

【0010】このような構造とすることにより、いわゆる短チャネル効果を抑制することができるので、ゲート長の縮小を図ることができる。

[:00:1:1:]

【発明が解決しようとする課題】しかしながら、上記のような従来の半導体装置の構成では、各部の寸法自体の縮小は可能であるものの、以下の2つの問題があるために、上述のような製造装置上の解像度の向上を十分活用した半導体装置全体の微細化つまり高集積化を進めることができない。

[0012]第1は、フォトリソグラフィー工程及びエッチング工程における寸法はらっきである。まなわち、フォトリソグラフィー工程では、加工寸法が微細化するにつれてハレーションや定在波効果等下地段差の影響、及び近接効果によるゲート電極等の部材の寸法のパターン依存性が顕著になる。また、エッチング工程においても、彼エッチング部の表面面積の変化に応じてエッチン

グ速度が変化する効果つまりマイクロローディング効果の抑制が困難になる。そのため、上記図1.5に示す4個のMOSトランジスタTR1~4のゲート電径50の寸法を順にし1~L4とすると、同じ寸法となるように設計されていても、各寸法し1~L4はバラツキを生じる。このバラツキについて、以下に説明する。

[00-13] 図1.6は、露光返として「線(波長365 nm)を用い、ゲート長がロ、4μmのパターンを有するレチクルを用いて、ゲート電極をパターニングした場合の孤立パターンにおけるゲート最と、ラインアンドスペースパターン(3本)におけるゲート最い正式上上がり寸法の分布を示したものである。同図に示されるように、孤立パターンを有するゲート電極の長さは、ラインアンドスペースパターンを有するゲート電極の長さに比べ、その中心値で的の、08μmだけ大きくなる方向にシフトする。また、共通の密集パターン(ラインアンドスペースパターン)内にあっても、3つのトランジスターアには、一下8.3の間では、一両端の2つのゲート電極50に比べて中央のゲート電極50の方が近接効果等の影響を最も強く受けるので、両端のゲート電極よりもゲート長が小さくなる傾向がある。

1.0014)以上の結果、各寸法し1~L4のパラツキが生じ、その大小関係は、L4~L3=L1~L2となる。このような寸法パラツキは、ゲート長が縮小されても同じ比率で小さくなるものではない。すなわち、このような寸法のパラツキを無視して微細化を進めると、各部の寸法の相対的な誤差が拡大しトランジスタの特性に重大な悪影響を与える腐れがある。

【0015】第2は、フォトリングラフィー工程におけるマスク合わせずれである。微細加工技術の進歩の度合に対し、マスク合わせ構度の技術はそれほど進んでいない。そのために、ソース・ドレイン領域とゲート電極又は基板との短絡による特性不良や歩留りの低下を避けるべく、接続孔とゲート電極及び素子分離領域との間を一定間隔以上離してレイアウトしなければならない。つまり、子の設計寸法にマスク合わせのためのマージンを設けておく必要がある。

【ロロ16】以上のように、せっかく露光方法やMOSトランジスタのソース・ドレイン領域の構造の改良によってゲート電極や接続孔等の寸法を微細化しようとしても、上述のような微細化の障害となる問題があるために、微細加工技術の進歩に応じたゲート寸法等の縮小を図ることができない。そのため、上記2つの問題は、半等体装置全体の高集積化や動作の高速化を阻害する要因となっている。この傾向は、微細化が進むにつれますます簡単になる。

【0017】本発明の第1の目的は、半導体装置の高集 徒化及び動作の高速化の障害となっている1つの要因。 つまり、フォトリソグラフィー工程やエッチング工程に おけるゲートパターンの相違に起因するゲート電極の加 工仕上がり寸法のバラッキを低減することにより、加工 技術の限界までの機能化が可能な半導体装置及びぞの製 造方法を提供することにある。

[00、18] また、本発明の第2の目的は、半導体装置の高集技化及び動作の高速化の障害となっているもう1つの要因、つまり半導体装置のソース・ドレイン領域と上層の配線部材との間の接続孔の形成に隠し、マスクの合わせずれに起因する接続不良を解消することにより、占有面積の低減が可能な半導体装置及びその製造方法を提供することにある。

(.00.19)

【課題を解決するための手段】上記第1の目的を達成するために本発明の誰した手段は、孤立して形成されるゲート電極をもラインアンドスペースパターン内に形成することにより、近接効果やマイクロローディング効果によるゲート電極の加工仕上がり寸法のパランキを抑制することにある。また、ゲード電極のパターニング工程における下地段差を解消する手段を護することによっても、ゲート電極の加工仕上がり寸法のパランキを抑制するようにしている。

【0020】また、上記第2の目的を達成するために本 発明の謎した手段は、ソース・ドレイン領域に自己整合 的にコンタクトする引出し電極を設けることにより、ソ ース・ドレイン領域の占有面核の低減を可能とすること にある。

[00.2.1] 本発明に係る第1の半導体装置は、請求項1に記載されるように、半導体基板の一部に形成された活性領域と、上記活性領域内の上記半導体基板上に形成された少なくとも1つのゲート電極と、上記ゲート電極の両側方に位置する上記半導体基板内に不純物を導入して形成されたシース・ボーム・ン領域と、上記活性領域の、基板面から突出して形成され上記活性領域を取り囲む素子分離と、上記素子分離と上記活性領域とに跨って上記ゲート電極とほぼ平行に延びるように形成された1対のダミー電極とを備えている。

【0022】この様成により、少なくとも1つのゲート電極と各ダミー電極とかラインアンドスペースパターンを構成するので、半導体装置のフォトリソグラフィー工程における近接効果及びエッチング工程におけるマイクロローディング効果の影響に起因するゲート電極の対法を縮小しても、それによって誤差が拡大することはない。すなわち、半導体装置のゲートの微細化を妨げる障害である上記近接効果及びマイクロローディングの影響を取り除くことが可能となる。

[0023] 請求項2に記載されるように、請求項1記 載の半導体装置において、上記ゲート電極,上記ダミー 電極及び上記素子分離の各側面上に形成され絶縁性材料 で構成される電極サイドウォール及びダミーサイドウォ ールと、上記電極サイドウォール及びダミーサイドウォ ールに接して形成され、上記ソース・ドレイン領域と電気的に接続される基電性材料からなる引出し電極とをさらに設けることができる。

【0024】この構成により、ソース・ドレイン領域と上層の配線とを接続する際に、両者間の絶縁映に接続孔を形成するための下層の引出し電極が自己整合的に形成される。そして、この引出し電極は各サイドウォールに接して延びるのでソース・ドレイン領域の面積を低減しても十分広い領域に形成することができる。したがって、ダミー電極の形成によってソース・ドレイン領域の占有面積が挟められても不具合を生じることなく、さらにソース・ドレイン領域つまり活性領域の占有面積の低減が可能となる。つまり、ダミー電極の形成による寸法、バラツキの低減作用と相俟って、半導体装置全体の大幅な高乗積化が可能となる。

【0025】:諸求項3に記載されるように、諸求項1記 載の半導体装置において、上記素子分離は上記活性領域 の基板面から突出して形成され、上記ゲート電極及びダ ミー電極は土記素子分離の上端面とはぼ同じ高さまで形成された下層限とその上の上層限とにより構成され、上 記ダミー電極の下層限は上記活性領域上で上記素子分離 の側端面に接し、上記ダミー電極の上層限は上記ダミー 電極の下層限と上記素子分離とに跨って形成されている 構成とすることができる。

【0026】この構成により、半導体装置の製造工程において、各電極の下層膜と素子分離とが平坦面を構成し、その上に堆積される各電極の上層膜の表面も平坦となるので、各電極をパターニングする際に、平坦面上でフォトリングラフィー工程を行うことが可能な構造となる。すなわち、ハレーションや定在波等の下地段差の影響に起因する社法のパラツキをほぼ解消することができる。

【0027】本発明に係る第2の半導体装置は、請求項4に記載されるように、半導体基板の一部に形成された活性領域と、上記活性領域内の上記半導体基板上に形成され上層限及び下層限からなる少なくとも1つのゲート電極と、上記ゲート電極の両側方に位置する上記半導体基板内に不純物を導入して形成されたソース・ドレイン領域と、上記ゲート電極の下層限の上端面とほぼ同し高さまで上記活性領域の基板面から突出して形成され上記活性領域を取り囲む素子分離と、上記ゲート電極及び上記素子分離の各側面上に形成され絶縁限からなる電極サイドウォール及び素子分離サイドウォールと、上記電極サイドウォール及び素子分離サイドウォールに接して形成され、上記ソース・ドレイン領域と電気的に接続される等電限からなる引出し電極とを備えている。

【00.28】この構成により、半導体装置の製造工程において、各電極の下層膜と素子分離とが平坦面を構成し、その上に堆積される各電極の上層膜の表面も平坦となるので、各電極をパターニングする際に、平坦面上で

フォドリソグラフィー工程を行うことが可能な構造とな る。すなわち、ハレーションや定在波等の下地段差の影 寒に起因する寸法のパラッキをほぼ解消することができ る。また、引出し電極は各サイトウォールに接して延び るのでソース・ドレイン領域の面積を低減しても十分広 い領域に形成することができる。しかも、半導体基板と **素子分離との間に段差があることにより、引出し電極を** 形成する際に、マスクの合わせずれが生しても、ソース ・ドレイン領域の直上部分が除去されてしまうのを防止 することができる。つまり引出し電極を自己整合的にソ - ス・ドレイン領域にコンタクトさせることができる。 したがって、半導体装置全体の高集積化が可能となる。 『0029』諸衆項5に記載されるように、諸衆項4記 。裁の半導体装置において、上記素子分離と同じ高さで上 記索子分離の側端面に接して延びる下層膜と、上記下層 膜上及び上記素子分離上に形成された上層膜とからなる 1対のダミー電極をさらに設けることができる。

(0030) この構成により、ゲート電極と各ダミー電極とかラインアンドスペースパターンを構成するので、 半導体装置のフォトリングラフィー工程における近接効果及びエッチング工程におけるマイクロローディング効果の影響に起因するゲート電極の寸法のパラツキが抑制される。

(0031) 請求項6に記載されるように、請求項1,2,3,4又は5記載の半導体装置において、上記活性 領域上に1つのケート電極が配設されている場合には、 上記ケート電極と上記各ダミー電極とがほぼ同じ距離を 隔でて並んでいる構成とすることが好ましい。

[0032] 請求項7に記載されるように、請求項1,2,3,4又は5記載の半導体装置において、正記活性、領理上に複数のグート電極が配設されている場合には、上記複数のゲート電極及び1対のダミー電極が順次ほぼ、一定の距離を隔でで並んでいる構成とすることが好ました。

【0033】請求項8に記載されるように、請求項1, 2,3,4又は5記載の半導体装置において、上記相購 接する各電極間の距離は、上記ゲート電極及び各ダミー 電極を形成するためのフォトリングラフィー工程で使用 される露光光の波長の2、5倍以下であることが好まし い。

【0034】諸求項6,7又は8の構成により、上述の 近接効果及びマイクロローディングの影響によるもゲー ト電極の寸法のバラッキがほぼ完全に解消されることに なる。

【00.35】請求項自に記載されるように、請求項1,2,3,4又は5記載の半導体装置において、上記ゲート電極の長さは、上記ゲート電極及び各ダミー電極を形成するためのフォトリソグラフィー工程で使用される露光光の波長の1、5倍以下であることが好ましい。

【10035】この構成により、ラインアンドスペースパ

ターンに対する露光光の焦点深度が深くなる。 したがって、フォトレジスト限の限度のパラツキ等があっても、フォトレジスト限上に安定した辞明な像が形成されるので、ゲート電極のパターニング格度が向上する。 したがって、半導体装置の集積度が特に向上し、動作速度も特に高速化されることになる。

【0037】本発明に係る第1の半導体装置の製造方法は、請求項10に記載されるように、半導体を振上に、活性領域を取り囲む素子分離を形成する工程と、上記活性領域上に少なくとも1つのゲート電極を形成すると同時に、上記活性領域と素子分離とに跨って上記ゲート電極とほぼ平行に延びる1対のダミー電極を形成する工程と、上記ゲート電極の両側方に位置する半導体基板内に不純物を築入してツース・ドレイン領域を形成する工程とを少なくとも備えている。

【0038】この方法により、語求項1に記載される構造を有する半導体装置が容易に転送される。

【0039】 語求項11に記載されるように、語求項12記載の半導体装置の製造方法において、上記ケート電極、ダミー電極及び上記素子分離の各側面上に絶縁性材料からなる電極サイドウォール。ダミーサイドウォール及び素子分離サイドウォールを形成する工程と、上記活性領域の半導体基板内に不純物を導入してソース・ドレイン領域を形成する工程と、上記ソース・ドレイン領域に自己整合的にコンタクトする引出し電極を形成する工程とをさらに設けることができる。

【0040】この方法により、ソース・ドレイン領域に自己整合的にコンタクトする引出し電極を広い領域に形成することができ、上方の配線から引出し電極への接続、孔の形成も容易となる。すなわち、ダミー電極の形成によって狭められたソース・ドレイン領域に対する上層金、屋配線からのコンタクトを確保できるだけでなく、さらに、活性領域の占有面接を低減することが可能となる。

【0041】請求項1:2に記載されるように、請求項1 0記載の半導体装置の製造方法において、上記ゲート電 極及びダミー電極を形成する工程は、上記活性領域上に 1つのゲート電極を形成し、かつ上記ゲート電極と上記 もダミー電極との間の距離がほぼ同じになるように行う ことが好ましい。

【0042】請求項13に記載されるように、請求項10記載の半導体装置の製造方法において、上記ゲート電極及びダミー電極を形成する工程は、上記活性領域上に 複数のゲート電極を形成し、かつ上記ゲート電極及び上、 記ダミー電極が順次はほ一定の距離を隔てて並ぶように 行うことが好ましい。

【0043】請求項12又は13の方法により、フォトリングラフィーを行う際の近接効果とエッチングを行う際のマイクロローディング効果とに起因する各電極の寸法のバラッキをほとんど解消することができる。

【0044】本発明に係る第2の半導体装置の製造方法

は、詩求項14に記載されるように、半導体基板上にゲ - ト絶縁與及び第1のゲート用導電膜を順次堆積する工 程と、素子分離形成領域における上記第1のゲート用導 電膜。上記ゲート絶縁膜及び上記半導体基板を選択的に エッチングして、游を形成する工程と、上記工程が終了 じた状態の基板上に分離用絶縁膜を堆積 した後、上記分 雄用絶縁膜を上記第1のケート用導電膜の表面が露出し かつ基板の表面が平坦化されるまで除去し、上記海内に 上記分離用絶縁膜の一部を残してこれを素子分離とする 工程と、上記平坦化された基板上に少なくとも第2のゲ - ト用導電膜を堆積し、上記第1,第2のケート用導電 膜及び上記ゲート絶縁膜を選択的にエッチングして、上 (記活性領域上に残された上記第37)第2のゲート用導電 膜からなるゲード電極をそれぞれ形成する工程と、上記。 ゲート電極の両側方に位置する半導体基板内に不純物を 塩入してソース・ドレイン領域を形成する工程と、上記 ゲート電極及び上記素子分離の各側面上に絶縁性材料が らなる電極サイドウォール及び素子分離サイドウォール を形成する工程と、上記ソース・ドレイン領域に自己整 合的にコンタクトする引出し電極を形成する工程とを備 えている。

10045] この方法により、第1のゲート用導電膜と素子分離とで平坦された面の上に第2のゲート用導電膜が維続され、平坦な状態で第1。第2のゲート用等電膜からゲート電極をパターニングするためのフォトリングラフィー及びエッチングが行われる。したがって、フォトリングラフィーを行う隠のハレーションや定在波等の下地段差の影響に起因する各電極の寸法のパラツキがほとなど無視し待る程度にまで低減される。しかも、第1のゲート用導電膜がエッチングストッパ膜としても機能するので、工程が簡略化されることになる。

【0046】本発明に係る第3の半導体装置の製造方法 は、請求項15に記載されるように、半導体基板上に酸 化膜及びエッチングストッパ膜を順次堆積する工程と、 、素子分離形成領域における上記エッチングストッパ膜。 上記酸化膜及び上記半導体基板を選択的にエッチングし て、溝を形成する工程と、上記素子分離が形成された状 態の基板上に分離用絶縁既を堆積した後、上記分離用絶 縁膜を上記エッチングストッパ膜の表面が露出しかつ基 板の表面が平坦化されるまで除去し、上記溝内に残され た上記分離用絶縁膜からなる素子分離を形成する工程 と、上記酸化膜及びエッチングストッパ膜を除去した 後、基板上にゲート絶縁膜及び第1のゲート用導電膜を 順次堆積する工程と、上記第1のゲート用導電膜及び上 記ゲート絶縁膜を少なくとも上記素子分離の表面が露出 しかつ基板の表面が平坦化されるまで除去する工程と、 上記平坦化された基板上に少なくとも第2のゲート用導 電膜を堆積し、上記第1,第2のゲート用導電膜及び上 記ゲート絶録膜を選択的にエッチングして、上記活性領 域上に残された上記第1,第2のゲート用導電膜からな るゲート電極をそれぞれ形成する工程と、上記ゲート電 極の両側方に位置する半導体基板内に不純物を導入して ソース・ドレイン領域を形成する工程と、上記ゲート電 極及び上記素子分離の各側面上に絶縁性材料からなる電 極サイドウォール及び素子分離サイドウォールを形成す る工程と、上記ソース・ドレイン領域に自己整合的にコ ンタクトする引出し電極を形成する工程とを備えてい る。

【0047】この方法により、諸求項14と同じ作用に加え、素子分離の形成に任うゲート絶縁限へのダメージを回避することができ、かつ熱履歴による半等体装置の特性に対する悪影響を抑制することができる。

【0048】請求項16に記載されるように、請求項15記載の半導体装置の製造方法において、上記主ジチングストッパ膜は、シリコン室化膜、ポリシリコン膜、アモルファスシリコン膜、金属膜、金属化合物膜、PSG膜及びBPSG膜のうち少なくともいずれが1つで構成することが好ましい。

【00.49】請求項17に記載されるように、請求項14又は15記載の半等体装置の製造方法において、上記第2のケート用等電限は、金属限、金属化合物限、ポリッリコン限、アモルファスシリコン関のうち少なくともいずれか1つで構成することが好ましい。

【0050】請求項18に記載されるように、請求項11、14又は15記載の半導体装置の製造方法において、上記第引出し電極を形成する工程は、上記ソース・ドレイン領域に自己整合的にコンタクトする第1の等電限からなる下層限を形成する工程と、上記下層限の上に上記第1の等電限よりもエッチング選択比の高い第2の等電限からなる上層限を形成する工程とで構成することが好ましい。

【0051】この方法により、第1の導電膜及び第2の 導電膜の電気的抵抗特性とエッチング特性を適宜選択して、ソース・ドレイン領域とのコンタクト抵抗の小さ い,かつソース・ドレイン領域の占有面積の狭い半導体 装置を形成することが可能となる。

【0052】請求項19に記載されるように、請求項1 8記載の半導体装置の製造方法において、上記引出し電 極の下層限を形成する工程では、基板上に上記第1の導 電限を堆積した後、エッチバックを行って、上記ソース ・ドレイン領域の直上のみに上記第1の導電限を残すことができる。

【00.53】諸求項20に記載されるように、諸求項1 8記載の半導体装置の製造方法において、上記引出し電極の下層膜を形成する工程では、基板上に第1の導電膜を堆積した後、該第1の導電膜の上にマスク用部材を推続しこのマスク用部材を全面エッチバックして上記ソース・ドレイン領域の上方のみにマスク用部材を残し、この残存するマスク用部材を用いて、上記第1の導電膜をエッチングすることができる。 【0054】 請求項19又は2:0の方法により、ソース・ドレイン領域にコンタクトする下層限が自己整合的に形成され、その上に第2の導電限が推積される。そして、第2の導電限から引出し電極の土層限をパターニングする際に、ソース・ドレイン領域の生は下層膜で積われているので、引出し電極を形成する際にマスクの合わせずれが生じても、ソース・ドレイン領域が露出することはなく、接触不良等の発生が防止される。

【0055】 請求項21に記載されるように、請求項11、14又は15記載の半導体装置の製造方法において、上記引出し電極を形成する工程は、基板上に引出し電極用導電際の上にアモルファス際を堆積する工程と、引出し電極を形成しようとする領域を覆う共通のマスク部材を用いて、上記アモルファス際及び引出し電極用導電際を順次エッチングする工程とで構成することができる。

【100:56】この方法により、引出し電極を形成する際のススク部材の下地が、平坦性のよいアモルファス映で構成されているので、引出し電極の形成が容易となり、かつ形状格度も向上する。

[0057]

【発明の実施の形態】以下、本発明の各実施形態について、図面を参照しながら説明する。

(0058) (第1の実施形態) まず、第1の実施形態 について、図1(a)~(e)及び図2~図4を参照しながら説明する。図1(a)~(e)は、第1の実施形態に係る半導体装置の製造工程を示す断面図であって、特にゲート電極が孤立パターンを有するMOSドランジスタの付近の構造のみを示す。

10059]ます、図1(a)に示すように、P型シリコン単結晶からなる半導体基板10の上に活性領域を区画するLOCOS限からなる素子分離17を形成し、活性領域内にしきい値制御用不純物イオンの注入を行う。また、素子分離17の下方にしきい値制御用不純物の漁度よりも高温度の不純物イオンを注入し、チャネルストップ領域Retを形成しておく、その後、シリコン酸化映15×を活性領域の半導体基板10の上に形成し、さらにその上にボリシリコン膜16×及び保護用シリコン酸化映19×を推接する、そして、フォトリングラフィーを行って、ボリシリコン膜50×及び保護用シリコン酸化映19×を残そうとする領域のみ覆うフォトレジスト映FR1を、保護用シリコン酸化映19×の上に形成する

【00.60】次に、図1(b)に示すように、ドライエッチングを行って、上記フォトレジスト膜FR 1の開口部にある上記ポリシリコン膜50×及び保護用シリコン酸化膜19×を選択的に除去し、活性領域上にはゲート電極50a及びゲート保護膜19aを、活性領域上から素子分離17の上に跨る領域にはダミー電極50b及びダミー保護膜19bをそれぞれ形成する。その後、各電

優50 a, 50 bをマスクとして低温度の n型不純物イオン (P+ 又はAs+) の注入を行って、ケート電優50 a の両側方に位置する半導体基板10内にLDD模域2.1 a を形成する。さらに、高エネルギーで n型不純物イオン (B+)の注入を行って、LDD模域2.1 a の下方にパンチスルーストッパPstを形成する。

【0061】次に、図1(6)にま示すように、基板上にシリコン酸化映(図示せず)を堆積した後、エンチハックを行って、ゲート電極5.0mの両側面上には電極サイドウォール2.0mを、ダミー電極50.6の両側面上にはダミーサイドウォール2.0mをそれぞれ形成する。その後、各電極及びサイドウォールをマスクとして、高温度のn型不純物イオン(P+又はAs+)。の注入を行って、ソース。ドレイジ領域2.1mを形成する。

【0062】次に、図1 (d) に示すように、基板上に W/TIN/TIBMらなる疑問金属限を推接した後、 フォトレジスト限FR2を形成するフォトリングラフィー工程と、接層金属限を選択的に除去するドライエッチング工程とを行って、上記ソース・ドレイン領域にコンタクトする引出し電極31を形成する。

【0063】次に、図1 (e) に示すように、基板上に 層間絶縁膜32を堆積した後、所足の位置に接続孔を形成し、接続孔内の壁面及び層間絶縁膜32の上に金属膜を堆積した後、上層金属配線34をパターニングする。 【0064】上述のように、図16に示すことく、孤立パターンにおけるゲート長とラインアンドスペースパターンにおけるゲート長の加工仕上がり寸法では、パターン依存性が見られるが、本実施形態のごとく、孤立して形成されるゲード電極50aの両側にダミー電極50bを形成することにより、ずべての部分でゲード電極50aのテインアンドスペースパターシの中央に位置することになり、ゲート電極50aの寸法が増大側にシフトする不具合を有効に防止することができる。

【0.065】図 2は、露光光源として主線を用い、ケート長しが0.25 μm, 0.3 μm, 0.35 μmのパターンを有するレチクルを用いて、ゲート電極のパターニングを行った場合の焦点深度について、従来の孤立パターンを有するトランジスタと、本実施形態によってラインアンドスペースパターンになったゲート電極を有するトランジスタとを比較する図である。ただし、本実施形態のトランジスタにおいて、ゲード電極5 0 a とダミー電極5 0 b との距離8 は0.4 μmに設定されている。

【0066】同図から分かるように、ゲート長が0.35mmの場合、従来の孤立パターンでは焦点深度(加工寸法の10%以内)が0.5mmであるのに対して、本実施形態のトランジスタでは、1.5mm以上の焦点深度が確保されている(一般的には、量産するには、焦点深度が1.2ミクロン程度は最低必要である。)。さらに、従来の孤立パターンではi線を用いた場合に解像さ

れないの、3 μm以下のゲート長を有するゲード電極を 形成することも可能である。すなわち、本実施形態の構 造を採用することで、露光光源の波長以下の寸法を有す るゲート電極をパターニングすることができるととも に、露光光源の波長よりも大きいゲート長を有するドランジスタにおいても、その焦点深度を深くすることができる。

【0067】図3は、露光光源として「線を用い、ゲート長しかり、3 μm。0、35 μmのパターンを有するレチクルを用いて、本実施形態に係るゲート電極及びダミー電極のパダーニングを行った場合の低点深度のゲート電極ーダミー電極間距離 Sに対する依存性を示す。同図から分かるように、焦点深度は距離 Sか小さくなるにつれて大きくなるが、距離 Sがり、4 μmのときに最大となり、これよりも距離 Sが大きくなっても小さくなっても低下する。

[0068] また、図4は、露光光源としてKrF線を用い、ゲート長上がロ、25μmのパターンを有するレチクルを用いて、本実施形態に係るゲート電極及びダミー電極のパターニングを行った場合の焦点深度のゲート電極ーダミー電極間距離Sに対する依存性を示す。この場合、焦点深度は電極間距離Sが約0、3μmのときに最大となっている。つまり、電極間距離Sには最適値が存在し、この最適値はゲート長よりも露光光源の波長に強く依存していることが裏付けられている。

[00.6.9] 以上の結果より、高精度のケートパターンを形成するには、ゲート電極ーダミー電極間距離Sを露光光源の波長の2.5倍以下とすることが好ましい。また、ゲート長しが露光波長の1.5倍以下のときに、ゲート長に対するバラツキ値の割合を低減するという本発。明の効果が特に顕著に発揮されることになる。

【0070】 - 方、このようにダミー電極50 b を設けてラインアンドスペースパターンにすることで、ケート電極50 a の寸法の均一化を図ることができる反面、ソース・ドレイン領域2 1 b の面積が狭められる。従来のトランジスタの製造方法では、接続孔はソース・ドレイン領域に直接到達するように形成されていたので、製造工程中のマスクの合わせずれを考慮すると接続孔に比べてソース・ドレイン領域の面積をかなり大きのに確保しておく必要があった。そのために、このようなダミー電極50 b を設ける構造をそのまま適用すると、さらに活性領域全体の占有面積にマージンを設ける必要が生じ、結局、半導体装置全体としての高集積化を図れない慮れがある。

【00.2.1】 ぞれに対し、本実施形態では、図1(d)に示すように、ソース・ドレイン領域2.1.6 Kの接続孔の形成は、引出し電極3.1 に対して行うごとになる。この引出し電極3.1 は、ソース・ドレイン領域2.1.6 に対して自己整合的にコンタクトしているので、引出し電極3.1をソース・ドレイン領域2.1.6 にコンタクトさせる

ためのマスクは不要である。しかも、引出し電極31 は、サイドウォール20からダミー電優50bの上方に 至る広い範囲に亘って形成することが可能となるので、 引出し電極31への接続孔の形成は極めて容易となり、 マスクの合わせずれを考慮する必要はない。また、ソース・ドレイン領域21bは素子分離17から離れた領域に形成されることになるので、素子分離17の下方に、ソース・ドレイン領域とは逆導電型の不純物を導入して形成されるチャネルストップ領域Retと接触しなくなる。そのために、ソース・ドレイン領域21bの側面の管重を小さくすることができる。つまり、寄生容量の低 選による動作速度の向上を図ることができる。

【007.2】すなわち、ゲート電極50。の側方にダミー電極50.6を形成してラインアンドスペースパターンとすることにより、ゲート電極50。の加工仕上がり寸法のパラッキが低減するので、ゲート長を微細化しても相対的な誤差が拡大することがない。一方、ダミー電極50.6を形成することでソース・ドレイン領域2.1 bの面核が狭められても、ソース・ドレイン領域2.1 bの面核が狭められても、ソース・ドレイン領域2.1 bの占有面核を核極的に低減することが可能である。

【ロロフ3】以上のように、ゲート電極5.0 mの寸法の 縮小とソース・ドレイン領域2.1 bの占有面積の低減と によって、活性領域の面積を低減することができる。

【ロロク4】さらに、素子分離17の下方におけるチャネルトップ領域の機能も強化されるので、素子分離17の寸法の低減も可能である。

(OO) 5) よって、半導体装置全体として大幅に集積 ・度の向上と動作速度の向上とを図ることができるのであ る。

(0076) (第2の実施形態) 次に、第2の実施形態について説明する。まず、図5及び図5を参照しながら本実施形態に係る半導体装置の構造について説明する。

【ロロ77】図5は本実施形態における半導体装置のうち和立部のトランジスタと密集部のトランジスタとか含まれる領域の平面図である。図5に示すように、第1の活性領域Rea1内には密集して形成された3つのトランジスタTR1~TR3が配設され、第2の活性領域Rea2には和立した単体のトランジスタTR4が配設されている。そして、第1の活性領域Rea1には各トランジスタTR1~TR3のゲート電極50eが近けられているとともに、両端のトランジスタTR1、TR3のゲート電極50eに隣で、第1の活性領域Rea1上と素子分離上とに跨って、ダミー電極50bが設けられている。また、第2の活性領域Rea2には、孤立したトランジスタTR4のゲート電極50eが形成されているとともに、その両側方の活性領域Rea2上と素子分離上とに跨って2つのダミ

ー電極506が形成されている。ただし、本実施形態では、第1活性領域Realと第2活性領域Rea2との間の素子分離上では、ダミー電極506が共通化されている。そして、各ケート電極506とダミー電極506との間の距離も各ケート電極506同士間の距離 Soと同しである。つまり、相隣接するゲート電極506とダミー電極506とグミー電極506とグミー電極506とグミー電極506とグラートでは第1次が開発するケートでである。

【0078】なお、後に説明する図5に示すように、各活性領域 Real 、Rea2 の一部にコンタクトする引出し電極3 1が形成されており、上層金属配線3.4と引出し電極3.1との間は、埋め込み層3.3を介して接続されている。

【007.9】図6は、図5のVI-N線断面における孤立。 したトランジスタTR 4付近の構造を示す断面図であ る。図6に示すように、半導体基板10の上には、半導 体基板10の上端面よりも突出した上端面を有する海型 の素子分離17が形成されており、この素子分離17で 囲まれる活性領域内に単体のMOSトランジスタが形成 されている。MO Sトランジスタは、ポリジリコン供か らなる下層膜 1.6 a及びタングステン膜からなる上層膜: 1 8 a で構成されるケート電極5 0 a と、ポリシリコン **供からなる下層膜15b及びタングスデン膜からなる上** 層膜18bで構成されるダミー電極50bとを備えてい る。上記ダミー・電極50 bの下層膜16 bは素子分離1 7 の側端部に沿って延びており、その上端面は素子分離 1.7の上端面と同じ高さ位置にある。また、ダミー電極 506の上層膜186は、下層膜166上と素子分離1 ブ上とに跨って形成されている。ゲート電極5.0 a 及び。 ダミー電極50 bの上にはジリコン酸化膜からなる保護 用絶縁限19a, 19bが、ゲート電極50a及びダミ - 電極 50 6の下にはシリコン酸化膜からなるゲート絶 緑膜 1 5 a 及びダミー絶縁膜 1 5 bが、ゲート電極 5 D. a及びダミー電極50bの両側面上にはシリコン酸化膜 からなる電極サイドウォール20a及びダミーサイドウ オール20 6がそれぞれ形成されている。半導体基板1 Oのゲート電極 50 eの両側方に位置する部位には、 L DD領域21s及びソース・ドレイン領域21bが形成 されており、このソース・ドレイン領域 2.1 bに自己整 合的にコンタクトするW/TiN膜からなる引出し電極 3.1が形成されている。この引出し電極3.1は、ダミー **乗極506の上方に亘る広い領域に形成されており、そ** の上に層間絶縁膜32を介して上層金属配線34が形成 され、上層金属配線34と引出し電極31との間は、接 **競孔に埋め込まれたタングステンからなる埋め込み層3** 3により接続されている。

【0080】以上のように、本実施形態に係る半導体装置の構造によれば、ソース・ドレイン領域21 bの引出し電極31は、MOS型ドランジスタのゲート電極50 a及びダミー電極50 bの側面上に形成されたサイドウ

オール20a, 20bに隣接して自己整合的にソース・ドレイン領域21bにコンタクトする構造となっている。また、各孤立部においても密集部においても、活性領域内の半導体基板10上から素子分離17上に跨ってダミー電極50bが形成され、ゲート電極50aとダミー電極50bとでラインアンドスペースパターンを構成しているので、上記第1の実施形態と同様の効果を発揮することができる。

【0081】しかも、活性領域上では相隣接するゲート
電極50a同士間の距離と相隣接するゲート電極50a
一 グミー電極50b間の距離とが一定値50であるので、活性領域上ではフォトリッグラフィー工程における
近接効果やエッチング工程におけるマイクロローディング効果に起因する各グート電極50aの対法のバランキがほとんど生じない。したがって、ゲート電極50aの長さを輸小しても、ゲートパターンの孤立、密集の相違に起因する両効果の差が生じないので、寸法誤差が拡大することはない。したがって、トランジスタの微細化が可能となり、半導体装置の集積度及び動作速度の向上を図ることができるのである。さらに、以下に述べる製造工程中における平坦度の向上により寸法精度の向上を図ることができる。

【0082】次に、本実施形態における半導体装置の製造方法について、図7 (a) ~ (t) ,図8 (a) ~ (e) 及び図9 (a) ~ (e) を参照しながら説明する。たたし、この各図では、n チャネルMOSトランジスタとゅチャネルMOSトランジスタとが相隣接して形成される部分、つまり、上記図5及び図6には示されない部分における製造工程について説明する。

【0083】まず、図7(a)に示すように、半導体基版10上にnチャネルMOSトランジスタ形成領域Rnを覆うフォトレジスト膜FR3を形成し、リンイオン(P+)の注入を行った後、図7(b)に示すように、ロチャネルMOSトランジスタ形成領域Rnを覆うフォトレジスト膜FR4を形成し、ボロンイオン(B+)の注入を行う。その結果、半導体基板10の表面付近の領域に、不純物濃度がしきい値制御レベルに調整されたnウェル11とロウェル12とが形成される。

【0084】次に、図7 (c) に示すように、基板全面を酸化して厚さ10nmのシリコン酸化膜15×を形成し、その上に厚さ300nmのポリシリコン膜16×(第1のゲート用導電膜)を推接する。そして、図7(d)に示すように、ポリシリコン膜16×の上に素子分離を形成しようとする領域を開口したフォトレジスト膜FR5を形成した後、ポリシリコン膜16×、シリコン酸化膜15×及び半導体基板10を順次エッチングし、半導体基板10の一部を握込んで深さ約300nmの満を形成する。

【0085】次に、図7(e)に示すように、基板の上。 にCVD法により、厚さ1cm程度の分離用シリコン酸 化関・7×(分離用絶縁関)を堆積した後、フォトレジストを全面に塗布してエッチバック法によりポリシリコン関16×が露出するまで、フォトレジスト限と分離用シリコン酸化関1ク×とを除去して、図7(1)に示すように、基板表面を平坦にする。この状態で名話性領域を取り囲む渡型の未子分離17が形成されている。なお、図示は省略するが、この状態で未子分離17の下方にチャネルストッパ層を形成する。すなわち、ロウェル11内の赤子分離17の下方にはロウェル11内の不純物造度よりも造いロ型不純物をイオン注入により導入し、ロヴェル12内の不純物造度よりも造いロ型不純物をイオン注入により導入し、ロヴェル12内の不純物造度よりも違いロ型不純物をイオン注入により導入する。ただし、このチャネルストッパ層の形成は、他の工程で行うごとも可能である。

【0086】次に、図8 (a) に示すように、基板上に 厚さ100nmのタングステン映18×(第2のゲート 用導電膜)と厚さ150nmの保護用シリコン酸化膜1 9.x とを順次堆積し、さらにその上に、タングステン膜・ 1.8×等を残そうとする領域を覆うフォトレジスト限F R 6を形成する。そして、フォトレジスト膜FR 6をマ スクとして、《保護用シリコン酸化膜 1/9×, タングステ ン供18×,ポリシリコン供16×及びジリコン酸化阱 15×を順次エッチングして選択的に除去する。 そし て、図8(b)に示すように、活性領域上には下層膜1 5 e及び上層膜 1 8 eからなるゲート電極50 eを、活 性領域上から素子分離17上に跨る領域には下層膜16 b及び上層膜 1'8 bからなるダミー 電極 5 0 bをそれぞ れ形成する。また、ゲート電極5.0 a と半導体基板1.0 との間にはゲート絶縁膜1.5 aが介在し、ダミー電極5 O-bと半導体基板 1 Oとの間にはダミー絶縁膜 1.5 bが 介在した構造となる。

【0087】次に、図8(c)に示すように、nチャネ ルMOSトランジスタ形成領域Rinを覆うフォトレジス 下膜FR7を形成し、このフォトレジスト膜FR7。 p チャネルMO Sトランジスタのゲート電極 5 D a 及びダ ミー電極506をマスクとして、低濃度のボロンイオン (B+)の注入を行い、pチャネルMOSトランジスタ の LD D領域 2 1 a を形成する。その後、図8 (d) に 示すように、pチャネルMOSトランジスタ形成領域R pを覆うフォトレジスト膜FR8を形成し、このフォト レジスト膜FR8, n チャネルMOSトランジスタのゲ ート電極5 O e 及びダミー電極5 O bをマスクとして、 低濃度のリンイオン(P+)の注入を行い、n チャネル MOSトランジスタのLDD領域21aを形成する。 [0088] 次に、図8 (e) に示すように、基板上に CVD法により厚さ100mmのシリコン酸化膜を堆積 した後、エッチバックして、ゲート電極50aの両側面 上には電極サイドウォール20aを、ダミー電極50b の両側面上にはダミーサイドウォール206をそれぞれ 形成する。なお、図示しないが、素子分離17の側面が

露出した部分には素子分離サイドウォールが形成される。

【0089】 続いて、図9 (a) に示すように、nチャネルMOSトランジスタ形成領域Rnを預うフォトレジスド膜FR9を形成し、このフォトレジスト膜FR9。pチャネルMOSトランジスタのゲート電極50a。タミー電極50aのなおイドウォール20a。20bをマスクとして、高温度のボロンイオン(B・)の注入を行い、pチャネルMOSトランジスタ形成領域Rpを覆うフォトレジスト膜FR10を形成する。その後、図9 (b) に示すように、pチャネルMOSトランジスタ形成領域Rpを覆うフォトレジスト膜FR10を形成し、このフォトレジスト膜FR10、nチャネルMOSトランジスタのゲート電極50a。タミー電極50b及び各サイドウォール20a。20bをマスクとして、高温度のヒ森イオン(As+)の注入を行い、nチャネルMOSドランジスタのソース・ドレイン領域21bを形成する。

(0090) 次に、図9(0) に示すように、基板上に W/T i N限からなる検索金属限3 1×を堆積した後、 引出し電極を形成しようとする領域を開口したフォトレジスト限FR 1 1を形成する。そして、図9(d)に示すように、フォドレジスト限FR 1 1をマスクとして検 層金属限3 1×をエッチングして、ソース・ドレイン領、域 2 1 bに自己整合的にコンタクトしかつダミー電極50bの上方まで延びる引出し電極3 1を形成する。

【0091】次に、図9(e)に示すように、基板上に 層間絶縁膜32を堆積した後、層間絶縁膜32を貫通し で引き出し電極31に到達する接積孔を開口させた後、 この接続孔にタングステンを埋め込んで埋め込み層33 を形成するとともに、アルミニウム合金膜からなる上層 金属配線34を形成する。

【0092】本実施形態の製造工程では、素子分離17の上面が活性領域の半導体基板10の上面よりも突出した構造となる為に、図8(a)に示すゲート電極形成工程において、下地が平坦となり、フォトリングラフィー工程におけるハレーションや定在波効果の影響による各ゲート電極50aの寸法のばらつきを無視し得る程度まで低減することができる。特に、本実施形態の工程では、ゲート電極50aの一部を構成するポリシリコン限16×が、素子分離17を形成するための済を形成する際のエッチングストッパとしても機能するので、工程数を低減し得るという利点をも有する。

【0093】また、本実施形態の製造工程では、ソース・ドレイン領域216の基板面が素子分離17の上面よりもポリシリコン膜16×の膜厚分だけ下方に位置するので、以下の効果が得られる。すなわち、図9(c)~(d)に示す秩層金属限31×から引出し電極31をパターニングする工程において、フォトレジスト膜FR1がソース・ドレイン領域216の上方にフォトレジスト際F

RT1が存在しない部分が生じても、その部分上の秩序 金属限31×がすべてエッチングされてしまうことはない。ずなわち、ソース・ドレイン領域21 bに対して引出し電極31を自己整合的にコンタクトさせることができるので、マスク合わせずれに対する余計なマージンをとる必要がない。

【0094】尚、本実施形態では、相隣接するゲート電極50e同士間の距離及が相隣接するゲート電極50eとなる。一電極50bとの間の距離を一定値50としたが、これらの距離は必ずしも同じ値でなくでもよい。ダミー電極50bがあることで、すべてのゲート電極50eがラインアンドスペースパターンを有することになり、各ゲート電極50eに対して近接効果が生じる結果、今少各電極間の距離が相違しても、、ゲート電極50eと素子分離17との間の距離や、ソーズ・ドレイン領域21かの基板面と素子分離17の上面との良差づまりポリシリコン限1.6×の限度、積層金属限31×の限度等の最適化により、引出し電極31は自己整合的に形成することができ、本実施形態と同様の効果を得ることができる。

[0095] (第3の実施形態) 次に、第3の実施形態について、図10(a)~(g)を参照しながら説明する。図10(a)~(g)は、本実施形態における半導体装置の製造工程を示す断面図である。

【00.96】まず、図10.(a) に示すように、半導体 基板10の表面を酸化して厚さ20nmのシリコン酸化 限1:3×を形成し、次に、厚さ300nmのシリコン室 化限14×(エッチングストッパ限)を堆積する。 続いて、図10-(b) に示すように、余子分離を形成しようとする領域を開口したフォトレジスト限に尺1.2を形成した後、フォトレジスト限FR1.2をマスクとして、シリコン室化限14×、シリコン酸化限13×及び半導体 基板10を順次エッチングし、半導体基板10に深さ約300nmの海を形成する。

[0097] 次に、図10(e)に示すように、CV D法により基板上に厚さ約1.0mのシリコン酸化膜を堆積し、その上にフォトレジストを逸布した後、フォトレジスト膜及びシリコン酸化膜をシリコン変化膜14×が露出するまでエッチバックして、基板表面を平坦にする。
[0098] 続いて、図10(d)に示すように、活性領域上に残存するシリコン変化膜14×を除去した後、nチャネルMOSトランジスタ形成領域Rnを覆うフォトレジスト膜FR13を形成し、リンイオン(P+)の注入を行った後、図10(e)に示すように、ロチャネルMOSトランジスタ形成領域Rnを覆うフォトレジスト膜FR14を形成し、ポロンイオン(B+)の注入を行う。その結果、半導体基板10の表面付近の領域に、不純物濃度がしきい値制御レベルに調整されたnウェル12とが形成される。

【0100】次に、図10(g)に示すように、ポリシリコン関16×の上にフォトレジストを途布して、フォトレジスト限とポリシリコン関とを素子分離17の表面が露出するまでエッチバックして、基板表面を平坦にする

【0101】その後の工程は、図示を省略するが、上記第1の実施形態における図7(f)~図9(e)に示す工程と同様の工程を実施する。

10.1.021 本実施形態によっても、上記第2の実施形態と同様に、ゲート電極の長さのばらつきを従来方法に比べて飛躍的に低減することができる。また、ソース・ドレイン領域の占有面接を大幅に低減することができ、かつマスク合わせずれに対する余計なマージンをとる必、表がない。

【0103】特に、本実施形態では、第2の実施形態に 比へ、素子分離17の形成をゲート酸化工程やゲート電 極形成工程よりも先に行うので、素子分離17の形成に 伴うゲート絶縁限へのダメージを回避でき、かつ無風歴 によるデバイス特性に対する悪影響を抑制することがで きる。

【①104】なお、本実施形態では、満型素子分離・7を形成する際のエッチングストッパとしてシリコン変化限14×を用いたが(図10(a)~(c))、エッチングストッパとして機能し、かつそれを除去する際に素子分離・7及び下地のシリコン酸化限・3×がエッチングされ難い材料からなる限つまりシリコン酸化限に対するにエッチング選択比の高い限であればよい。例えばポリシリコン既、アモルファスシリコン既、高融点金属限、高融点金属化合物限、PSG膜、BPSG膜などを、エッチングストッパ膜として用いることができる。

[0105] (第4の実施形態) 次に、第4の実施形態 について、図11(a)~(d)を参照しながら説明する。図11(a)~(d)は、本実施形態における半導体装置の製造工程を示す断面図である。

【0106】本実施形態では、素子分離17、nウェル1.1、pウェル12、ゲート電極50a,タミー電極50b、ゲート経縁限15a,タミー絶縁限1.5b、ゲート保護限19a、タミー保護限19b、各サイドウォール20a,20b、LDD領域21a、ソース・ドレイン領域21b等の形成工程は、上記第2又は第3実施形態で説明した工程のいずれでもよいので、図示を省略する

【0107】図11(a)に示す状態では、例えば第2 実施形態における図9(b)に示す工程を終了している。 【0108】 そして、図11(b) に示すように、基板、上に引出し電極形成用膜として厚さ50nmの変化チタン膜31yを堆接し、その上に厚さ200nmのシリコン酸化膜35×をCV D法により堆接する。

【0109】次に、図11(c)に示すように、シリコン酸化は35×の上に引出し電極を形成しようとする領域を預うフォトレジスト限FR15を形成し、このフォドレジスト限FR15をアスクとして、シリコン酸化は35×及び変化チタンは31ッを頂太エッチングする。これにより、図11(d)に示すように、ソース・ドレイン領域21bに自己整合的にコンタクトし、かつダミー電極50bの上まで延びる引出し電極31が形成される。そして、引出し電極31の上には上部絶縁限35が残る。その後の工程は省略するが、例えば上記第2の実施形態における図9(e)と同様の工程を行って、基板上に冒聞絶縁限を推接して、引出し電極31への接続孔の形成と、埋め込み層の形成と、上層金属配線の形成とを行うことができる。

[0:1 1:0] 本実施形態によっても、上記第2及び第3の実施形態と同様に、ゲート電極の寸法はらつきを従来方法に比べて保羅的に低減することができる。またソース・ドレイン領域の占有面積を大幅に縮小することができ、かつマスク合わせずれに対する余計なマージンをとる必要がない。

(10111) 加えて、本実施形態によれば、引出し電極31を形成するためのTiN限31yの止にシリコン酸化限35×を堆積することによって、以下の効果が得られる。すなわち、結晶粒径のバラッキによって表面に凹凸が生じやすいタングステン限に代えて、アモルファスであるために表面平滑性がよいシリコン酸化限35×を使用することにより、TiN限31×のエッチングの制御性(均一性、パターン依存性)を向上させることができ、半導体装置の歩智りを向上させることができる。

【0112】(第5の実施形態)次に、第5の実施形態について、図12(a)~(e)を参照しながら説明する。図12(a)~(e)は、本実施形態における半導体装置の製造工程を示す断面図である。

【0113】本実施形態においても、素子分離17、nウェル11、pウェル12、ゲート電極50a, ダミー電極50b、ゲート絶縁限15a, ダミー絶縁限15b、ゲート保護限19a、ダミー保護限19b、各サイドウォール20a, 20b、LDD領域21a、ソース・ドレイン領域21b等の形成工程は、上記第2又は第3実施形態で説明した工程のいずれでもよいので、図示を省略する。

【O 1 14】図 12 (a) に示す状態では、例えば第2 実施形態における図 9 (b) に示す工程を終了している。そして、本実施形態では、ブランケットータングステンC V D法により、ソース・ドレイン領域 2 1 b にコンタクトする下地の埋め込み導電膜を形成する。 【0115】すなわち、図12(b)に示すように、差 板上にW/TiN限がらなる下地金属限3.6×を堆破 し、この下地金属関3.6×をエッチバックする。これに より、図1.2・(c)に示すように、ゲート電極5.0eー ダミー電極5.0 b間の凹部となっているソース・ドレイ ン領域2.1 bの上方部分のみに埋め込み塔電関3.5 e が 残存する。

【0.1 16】次に、図1.2(d)に示すように、基板上に再びW/TiN限からなる上地金属限37×を堆積し、その上に引出し電極を形成しようとする領域を覆うフォトレジスト限FR16をマスクとして土地金属限37×をエッチングする。これにより、図1.2(e)に示すように、ソース・ホレイン領域21.6に自己整合的にコンタクトする埋め込み装電限36.eと、上層限37eとからなる引出し電極31が形成される。

【D1 17] 本実施形態によっても、上記第2~第4の 実施形態と同様に、ケート電優5 De の長さのばらっき を従来方法に比べて飛躍的に低速することができる。また、ソース・ドレイン領域2 1 b の占有面積を大幅に陥 小することができ、かつマスク合わせずれに対する余計 なマージンをとる必要がない。

【0118】加えて、本実施形態では、引出し電極31を形成するための導電限を2段階に分離して形成しており、その為、下地金属限36×と上地金属限37×との材料を別々に自由に設定することができる。例えば、下地金属限36×として、ツース・ドレイン領域21 bとの接触括抗を低減し得る材料を用いることによって、半導体装置全体の低電圧化を図ることができる。かつ、上地金属限37×のエッチング時にエッチングストッパ限として機能ある材料を用いることにより、上地金属限37×の加工容易性を向上させることができる。

【0119】高、本実施形態において、下地金属限36×として選択CV D法によるタングステン限やアルミ 限、選択エピ成長によるシリコン限あるいはシリサイド 化反応を用いたチタンシリサイド限やコバルトシリサイド 限などを用いることもできる。それにより、ゲート電極50歳等を構成するポリシリコン限16×の限厚を薄くすることができ、基板全体の段差が低減されるので、上地金属限37×の加工及び上層の金属配線の加工が更に容易となる。また、ダミー電極50bを用いて電極間距離を一定値50としなくても、引出し電極31は自己整合的にソース・ドレイン領域21bにコンタクトさせることができるので、レイアウトの自由度を向上させることができる。

【0120】なお、上地金属膜37×と下地金属膜36×とのエッチング選択比は4倍以上であることが好ましく、特に10倍以上の時に第効を発揮する。

【0121】(第6の実施形態)次に、第6の実施形態 について説明する。図13(a)~(e)は、本実施形 速における半等体装置の製造工程を示す断面図である。 【0122】本実施形態においても、素子分離17、nウェル11、pウェル12、ゲート電優50a,ダミー電優50b、ゲート経験以15a,ダミー経験以15b、ゲート保護以19a;ダミー保護以19b; 各サイドウォール20a,20b、LDD傾域21a、ソース・ドレイシ領域21b等の形成工程は、上記第2又は第3実施形態で説明した工程のいずれてもよいので、図示を省略する。

(0123) 図13 (e) に示す状態では、例えば第2 実施形態における図9 (b) に示す工程を終了している。

[01.24] そして、図13(b)に示すように、基板。上にW/T・I関からなる下地金属既36少を堆積する。その後、基板上にフォドレジストを塗布し、エッチバックしてツース・ドレイン領域21.6の直上のみにフォドレジスト限FR17をでスクとして、下地金属限36少をエッチングし、図13(c)に示すように、ソース・ドレイン領域21.6にコンタクトする下層限36.6を形成する。

(10.1.2.51 次に、図1.3 (d) に示すように、参板上にW/T! N膜からなる上地金属膜37ヶを堆積し、その上に引出し電極を形成しようとする領域を覆うフォトレジスト膜下R1.8 を形成し、これをマスクとして上地・金属膜3.7ヶをエッチングする。これにより、図1.3 (e) に示すように、上層膜3.7 bと不層膜3.6 bとからなる引出し電極3.1 が形成される。

[O 1.26] 本実施形態によっても、上記第2〜第5の実施形態と同様にゲート電極の寸法ばらつきを従来方法に比べて保護的に低減することができる。また。シース・ドレイン領域を大幅に縮小することができ、かつマスク合わせずれに対する余計なマージンをとる必要がない。

【0127】また、本実施形態では、上記第5の実施形態と同様に引出し電極形成用学電膜を2段階に分離して形成しているので、下地金属膜35ッと上地金属膜37ッとの材料を別々に自由に設定することができる。本実施形態で下地金属膜36ッとして用いたW/Ti関は、ソース・ドレイン領域21ヶと金属配線とのパリヤメタルとしての機能を有する上に、上地金属膜37ッとして用いた室化チタン膜のエッチング時にエッチングストッパ膜としても機能する。その結果、上地金属膜37ッの加工容易性を向上させることができる。

[0.12년] (その他の実施形態) 尚、第2~第6の実施形態において、素子分離の形成にはフォトレジストを 逆布した後エッチバックする方法を用いたが、CMP (ケミカル・メカニカル・ポリッシング) 法やSOG (スピン・オン・グラス) 法、BPSGフロー法等によっても構わない。

【0129】また、上記第2~第6の実施形態では、ゲート電極50.6及びダミー電極50.6をタングステン限とポリシリコン限との2層跌で領域したが、各電極の上層をタングステン限の代わりに他の金属既、シリサイド等の金属化合物限、ポリシリコン既、アモルファスシリコン既のいずれか或はそれらの後層阱で構成してもよい。

【0.130】また、ゲート保護膜、ダミー保護膜及びサイドウォールとしてCVD法によって堆積したシリコン 酸化膜を用いたが、シリコン金化膜その他の絶縁性材料でも構わない。

【0.1.3.1】さらに、上記引出し重極3.1 は、チタンタングステン映やチタンシリサイド映、タングステンシリナイド映、タングステンシリンサイド映等で構成してもよい。

1.0.132】上記令実施形態では、MOSトランジスタをいずれもLDD領域と高温度不純物を含むソース・ドレイン領域とを有する構造としたが、単に1種類のソース・ドレイン領域を有するMOSトランジスタ、いわゆるDD構造を有するMOSトランジスタ、パンチスルーストッパ層を設けたMOSトランジスタ等を搭載した半つ場体装置についても本発明を適用することができる。

【発明の効果】 請求項1によれば、半導体装置において、活性領域上と素子分離上とに跨る領域にゲート電極とほぼ平行に延びるダミー電極を設け、孤立パターン内のゲート電極もラインアンドスペースパターン内に配置する構成としたので、パターンの種類の相違に起因して生じるフォトリングラフィー及びエッチング工程におけるゲート電極の仕上がり寸法のパラッキを低減することができ、よって、ゲート長の微細化による半導体装置の高集積化と動作速度の高速化とを図ることができる。

【0134】請求項2によれば、請求項1において、ソース・ドレイン領域に自己整合的にコンタクトする引出し電極を設ける構成としたので、ダミー電極によるソース・ドレイン領域の占有による不具合を生じることなく、活性領域の占有面積の低減による半導体装置の高集積化と動作速度の高速化とを図ることができる。

【 D 1 3 5】 請求項3によれば、請求項1において、海型素子分離によりゲート電極及びダミー電極のパターニング工程における下地の平坦化を実現し得る構造としたので、フォトリソグラフィー工程における下地段差の影響に起因するゲート寸法のパラツキをほぼ解消することができ、よって、さらにゲート長の微細化を図ることができる。

(10136] 請求項点によれば、半等体装置として、 型素子分離によるゲート電極パターニング工程における 下地の平坦化と、引出し電極によるソース・ドレイン領 域の占有面核の低速とを可能とする構成としたので、半 等体装置の高集積化と動作速度の高速化とを図ることが できる。 【0.1.3.7】請求項5によれば、請求項4において、活性領域上と素子分離上とに跨る領域にケート電極とほぼ・平行に延びるダミー電極を設け、孤立パターン内のゲート電極もラインアンドスペースパターン内に配置する構成としたので、請求項4の効果に加え、請求項1の効果を発揮することができる。

【0138】 註录項5~9 によれば、詰求項1,2,

3,4又は5の効果である半導体装置の高集機化と動作 速度の高速化について基効を発揮することができる。

(0139) 請求項10~21の半導体装置の報告方法によれば、請求項1~9の半導体装置の構造を実現することができる。

【図面の簡単な説明】

【図1】 第24の実施形態における半導体装置の転貨工程を示す断面図である。

[図2] 第1の実施形態における半等体装置の加工後に おけるケート電極の寸法の焦点深度に対する依存性を示 す。特性図である。

【図3】第十の実施形態における「線を用いた場合の半 、蜂体装置の焦点深度の電極間距離に対する依存性を示す 特性図である。

【図4】第1の実施形態におけるKrF線を用いた場合の半導体装置の焦点深度の重極間距離に対する依存性を示す特性図である。

【図5】第2の実施形態における半導体装置のレイアウトを示す。平面図である。

【図6】図5に示すVI – VIQ基断面における半導体装置の ・断面図である。

【図7】第2の実施形態における半導体装置の製造工程のうち満型素子分離を形成するまでの工程を示す断面図である。

【図8】第2の実施形態における半導体装置の製造工程のうち海型未子分離を形成した後サイドウォールを形成するまでの工程を示す断面図である。

【図9】第2の実施形態における半導体装置の製造工程 のうちサイドウォールを形成した後の工程を示す断面図 である。

[図10] 第3の実施形態における半導体装置の製造工程のうち海型素子分離を形成するまでの工程を示す断面図である。

【図11】第4の実施形態における半導体装置の引出し ・電極を形成する工程を示す断面図である。

【図12】第5の実施形態における半導体装置の引出し 電極を形成する工程を示す断面図である。

【図13】第5の実施形態における半導体装置の引出し、 電極を形成する工程を示す断面図である。

【図14】従来の半導体装置の断面図である。

【図15】従来の半導体装置のレイアウトを示す平面図である。


【図16】従来の半導体装置のゲート電極の密集パター

ンと孤立パターンとにおける寸法差を説明するための特性図である。

【符号の説明】


- 10 半導体基板
- 1-4 ロウェル
- 1:2 かウェル
- 1.3× シリコン酸化膜
- 1 4× シリコン金化膜(エッチングストッパ膜)
- 1.5× シリコン酸化膜
- 150 ゲート絶縁膜
- 156 ダミー絶縁膜
- 1 5× ポリシリコン膜(第1のゲート用導電膜)
- 1.6 e, 1.6 b. 上層膜
- 1.7 秦子分離。
- 1.7× 分離用シリコン酸化膜 (分離用絶縁膜)
- 1.8× タングステン膜(第2のケード用導電膜)
- 18a, 18b 下層膜
- 1.9×、保護用シリコン酸化膜
- 1.9 e ゲート保護膜


[2 1]





- 19b タミー保護膜
- 2:0a 電極サイドウオール
- 206 ダミーサイドウォール
- 21s LDD領域
- 2-16 ソース・ドレイン領域
- 3:1 引出し電極
- 3 1× 核層金属膜
- 3 1 変化チタン膜
- 32 層間絶縁膜
- O Z BIBING ISKIP
- 33 埋め込み層
- 34 上層金属配線
- 35 上部絶縁膜
- 35× シリコン酸化膜
- 5:0× ポリシリコン膜。
- 5.0 a ゲート電極、
- 5.0 6 タミー電極
- FR フォトレジスト映
- Rin n チャネル MO Sトランジスタ形成領域
- R p pチャネルMOSトランジスタ形成領域


[図2]








































フロントページの統き

(72)発明者 中林 隆

大阪府門其市大字門其1006番地 松下電器 産業株式会社内 (72)発明者 磁井 稔 兵庫県神戸市北区桂木 1 丁目 8番45号